静态时序分析缩写，统计静态时序分析(SSTA)概述

很多朋友对静态时序分析缩写，统计静态时序分析(SSTA)概述不是很了解，六月小编刚好整理了这方面的知识，今天就来带大家一探究竟。

你有没有想过为什么一个设计可以比设计团队承诺的工作频率更高？为什么设计团队不能把这个更高的频率作为要达到的目标？过去，静态时序分析用于分析SoC是否能工作在指定的目标频率。时序验收在最坏情况(WCS)或最好情况(BCS)下完成。通常，这些对应于三个西格玛区域。当然，为了结束这些情况下的计时，可能会有很多过度设计。

统计静态时间序列分析(SSTA)试图使用一种方法来减少这种不必要的过度设计，因此它试图使设计更加实用，并有助于提高目标频率。什么是统计静态时间序列分析？在过去的几十年中，静态时序分析(STA)是一种常用的方法来结束数字电路的时序。但是因为几何尺寸已经缩小到45nm甚至更小，现在结束时间序列越来越难了。人员和流程的增加使得整个情况更加复杂。

之所以会出现如此复杂的局面，是因为在先进的技术节点上实现工艺变革极其困难。变化有两种：1。芯片间变化2。片内变化。这两种变化可以进一步分为：1。系统变化2。随机变化，其中一些仍然在传统的STA方法中计算。SSTA试图考虑概率分布的所有这些变化。基本上，SSTA会计算概率函数来计算每个信号到达每个节点的时间。

如果设计达到规定的目标频率，可以根据到达时间的概率分布函数进行计算。例如，如果概率是百分之九十七，具有最小余量的信号的到达时间是5ns到达时间为4ns的概率为10%。这意味着200MHz目标频率的概率应该是百分之九十七，250MHz目标频率的概率是百分之十。变化：临界维度的膨胀速度是我们无法控制的。现在随着技术节点的减少，互连变化相对于有源门逐渐占据主导地位。

自从互连开始占主导地位，时序的临界变量就不局限于晶体管的临界尺寸，还包括线段的大小和实际形状以及附近网络的数量。金属宽度、金属厚度、电阻和绝缘高度都具有不同的金属层属性。晶体管的类似特性包括晶体管长度、宽度、掺杂密度和栅极氧化物厚度。1.互连变化这种统计方法模拟了互连领域中所有可能的变化。

例如，启动路径可以位于金属3中，采集路径可以位于金属4中。以前STA在所有金属中都不一样，所以无法对金属3造成最大延迟，金属4造成最小延迟的情况建模。这种组合对应于建立路径的最坏情况，并且只能通过从统计角度对互连变化建模来获得。2.片上变化：目前，这是通过使用启发式降额和分析最坏情况和最好情况时序模型的片上变化来实现的。

3.芯片间差异：工艺参数存在差异，这可能会以类似的方式影响所有芯片。在STA中，这由WCS时序模型(慢晶体管)和BCS时序模型(快晶体管)处理。概率密度函数(PDF)在SSTA，所有参数(随机和系统参数)都是从概率分布函数(PDF)的角度来处理的。也就是说，使用概率密度函数而不是单个值。下面的图1显示了一个PDF的例子。

图1:边距的PDF时序路径示例：时序路径示例如下(图2)。时序路径的PDF如下图所示(图3)。这个PDF是通过门延迟PDF和到达时间的统计分析来计算的。到达时间、裕度和摆度都是用泰勒级数仪器计算的。

A0 I=1，n (aigi) an1ra，其中A0是平均值gi是“n”个全球源变化AI描述对应Gi的统计变化ra是独立随机变量R的变化an1描述对应Ra的统计变化。Mean ()=A0 I=1，NAI mean (GI) AN1 mean (RA)-(i)标准差()=[{ AITD(GI)} 2 { an 1 STD(RA)} 2]-(ii)利用上述两个方程，可以按以下方式使用这些分布函数。

图3:时序路径OUT1的PDF:所示区域代表违反时序的概率。基本上，这个区域代表当前目标频率造成的损失。PDF还回答了第1段中提到的问题。现在，设计师可以声称频率数字考虑了结果的平衡。这种情况有助于提高设计公司的利润，因为他们可以声称达到更接近的目标频率。图4:时序路径的PDF如上图所示，指定时序和到达时间的PDF合并计算分布。

另一个需要注意的方面是，在达到上图(图4)所示的数字之前，时钟延迟也可以用统计方法表示。SSTA——困难1。概率函数很难计算。更重要的是，从统计学的角度来看，芯片上的变化并不是相互独立的。2.计算时需要S-lib格式的时间序列模型。3.由于统计数据容量大，与传统的STA相比，这种计算是内存密集型的。4.运行时间也是一个难点。

然而，只要我们记住SSTA可以为设计团队提供的优势，所有这些困难都可以轻松解决。与传统的STA相比，SSTA虽然还处于起步阶段，但它能以更实用的方式为设计提供收尾工作。根据工艺和互连参数的变化分析设计。

以上知识分享希望能够帮助到大家！