LVDS、CML、LVPECL不同逻辑电平之间的互连 二

本文主要介绍LVDS、CML和LVPECL这三种最常用的差分逻辑电平之间的互连。

第二部分：不同逻辑级之间的互连将在下面详细描述。

1、LVPECL的互连

1.1、LVPECL至CML连接

一般来说，具有不同DC电平(即输出信号的DC电平与输入需求的DC电平大不相同)的两种信号主张交流耦合，因此输出的DC电平与输入的DC电平无关。

1.1.1、 DC匹配需要从LVPECL到CML的DC耦合连接模式中的电平转换网络。电平转换网络的功能是匹配LVPECL输出和CML输入的共模电压。一般要求电平移位网络引入的损耗较小，以保证LVPECL的输出在衰减后仍能满足CML输入灵敏度的要求；此外，要求从LVPECL引脚看到的负载阻抗约为50。

直流耦合

如果想把LVPECL接到CML上，需要加一个如上图所示的电阻网络进行电平转换，这样才能同时满足LVPECL的输出要求和CML的输入要求。接下来，计算同时满足LVPECL输出和CML输入要求的R1、R2和R3的值。

1.1.2、交流匹配在LVPECL的两个输出端增加一个对地偏置电阻，电阻值可以在142到200之间选择。如果LVPECL的输出信号摆幅大于CML的接收范围，可以在信号通道上串联一个25的电阻，CML输入端的电压摆幅将是原来的0.67倍。(LVPECL输出摆幅600-1000mV，CML输入摆幅400-1000mV)。

如果LVPECL输出800mVCML，输入400mV，则需要额外的电阻来降低电压幅度。这时候就需要R2 50了。

交流耦合

1.至LVDS的连接

1.2.DC匹配的LVPECL-LVDS DC耦合结构需要一个电阻网络。在设计这个网络时，有几点是必须要考虑的：第一，我们知道LVPECL的输出性能在负载为50接Vcc-2V时是最优的，所以我们考虑这个电阻网络应该等价于最优负载；那么还要考虑电阻网络引入的衰减不能太大，LVPECL的输出信号经过衰减后仍能落在LVDS的有效输入范围内。注意，LVDS的输入差分阻抗为100，即每个单端虚地的50。该阻抗不提供DC路径，这意味着LVDS的输入交流阻抗不等于DC阻抗。

直流耦合

遵循130欧姆和83欧姆的模式，LVPECL的差分幅度一般大于LVDS的输入要求，因此83欧姆的电压被分压。该电路不仅将交流摆幅降低到LVDS可以承受的范围，还将DC偏置电压降低到LVDS要求的1.2V左右。

直流耦合

还有一种分压方法如下：摆幅被压缩，但DC偏置电压仍然是LVPECL的VCC-1.3V。

直流耦合

如果LVDS输入端能承受相对较大的差分电压(大部分LVDS接收机能承受LVPECL输出的信号幅度)，能承受VCC-1.3V的DC偏置电压，就不需要电阻分压。

1.2.2、交流匹配由于LVDS芯片一般内置100欧姆匹配和偏置，只需要直接下拉增加电容即可。

交流耦合

如果LVDS接收器没有内置偏置和匹配电阻，则需要外部连接100欧姆匹配电阻和K级电阻，以提供1.25V DC偏置。

交流耦合

交流耦合

在LVPECL的两个输出端增加一个接地的偏置电阻，电阻值可以在142到200之间选择。同时，必须在信号通道上串联一个50电阻，以提供一定的衰减。LVDS需要在输入端到地之间增加一个5k电阻，以提供共模偏置。

交流耦合

1.3、从LVPECL到HSTL的连接

150电阻用作LVPECL输出的DC偏置(VCC-1.3V)，并为源电流提供DC路径。在HSTL的接收端，R1和R2作为大卫的南方终端，阻抗为50 (R1//R2)，共模电压(VCM=0.75V)。

互连2、CML

2.1、CML至LVPEL连接

一般来说，建议CML用交流匹配驱动LVPECL，而不是DC匹配。

2.1.1、50欧姆上拉匹配如果LVPECL接收机的输入偏置，可以通过电容直接连接。作为DC偏置，CML输出被上拉50欧姆。

2.1.2、50 ohm上拉偏置如果LVPECL接收器的输入没有偏置，则需要一个外部电阻来提供偏置电压。

推荐的交流匹配方法如下：

交流耦合

交流耦合

2 2.从CML到LVDS的连接

2.2.1、 DC匹配LVDS的输入端支持1.25 1V的DC电平，如果CML的输出在这个范围内，可以直接连接。

2.2.2、交流匹配如果LVDS输入有内置的DC偏置，如图所示连接。

如果LVDS输入没有内置的DC偏差，则需要增加DC偏差。

2.3、CML至HSTL

CML和HSTL之间的互连建议采用交流耦合。

3、LVDS的互连

3.1、LVDS至CML连接

一般来说，LVDS和CML之间没有联系，因为CML电平一般用于高速信号，比如2.5G/10G等。而且LVDS一般很难在这么高的速率下使用。

通常情况下，LVDS驱动CML时建议使用交流匹配。确保输出交流幅度在输入交流幅度范围内。

CML一般内置匹配电阻。如果CML的输入没有DC偏置，则需要两个10K电阻。

交流耦合

交流耦合

3.2、LVDS至LVPECL连接

LVDS的输出幅度比较小，只有后端LVPECL的输入可以接受才能接，否则就要加一个转换芯片。

3.2.1、 DC匹配LVDS到LVPECL DC耦合结构需要增加一个电阻网络，完成DC电平转换。LVDS的输出电平为1.2V，LVPECL的输入电平为Vcc-1.3V，LVDS的输出基于地，而LVPECL的输入基于电源，这就要求在考虑电阻网络时，LVDS的输出电位不能对电源敏感；另一个问题是功耗和速度需要折衷。如果电阻值较小，可以允许电路以较高的速度工作，但功耗较大，LVDS的输出性能容易受到电源波动的影响。另一个问题是考虑电阻网络和传输线的匹配。

直流耦合

直流耦合

3.2.1、交流匹配

在接收端的电阻网络中间接一个电容接地，可以消除差分线上的共模噪声。

交流耦合

3.3、LVDS至HSTL连接

CML和HSTL之间的互连建议采用交流耦合。

hfy